【TechWeb】9月27日讯息，日前，楷登电子（美国Cadence公司）公布推出首款立异的基于呆板研习(ML)的策画器械Cerebrus，扩展数字芯片策画流程并使之自愿化，让客户或许高效实现请求厉苛的芯片策画主意。
Cadence数字与签核行状部产物工程资深群总监刘淼流露，Cerebrus是齐全基于呆板研习人为智能引擎的一款EDA器械，可能达成数字芯片自愿化和范围化。
据官方先容，Cerebrus采用特殊的呆板研习ML工夫，促使CadenceRTL-to-signoff达成流程，供给高达10倍的临盆力，将策画达成的PPA结果普及20%
第一，对临盆力的提拔，功耗和PPA改革。基于无独有偶的巩固型呆板研习，同时可能带来概略有10倍临盆力的提拔，尚有20%本能的提拔。
第二，全新的从自愿化的RTLtoGDS。“RTL是指写，譬喻前端工程师输出即是RTL，咱们会把它从RTL形成GDS，写到结果可能拿到晶圆厂流片的文献，这个可以有十几步，是全自愿的流程，于是它可能提拔咱们团队的效果。”
第三，为芯片策画职员供给基本。“刚结业的学生或者比力缺乏体味的学生，可能应用Cerebrus很疾治理他正在芯片策画达成的题目。
第四，供给可扩展性。Cerebrus是基于可散布的、可扩展的估计治理计划，它可能用许多估计资源，无论是公有云或者企业的私有云都可能应用起来，应用可应用云的资源竣工估计。
“正在此之前，没有一种自愿化的体例可能帮帮策画团队来反复应用过去蕴蓄堆集的策画学问，每个新项目都要花费过多的时候实行再次体味研习，这也会影响项目标赢余空间。”Cadence公司资深副总裁兼数字与签核行状部总司理Chin-ChiTeng博士说，“Cerebrus的面世象征着EDA行业迎来了一场推倒性的鼎新，以呆板研习为重点的数字芯片策画器械将让工程团队有更多机遇正在项目中阐明更大的影响力，由于他们可能离别反复性的手动流程。跟着行业持续向进步工艺节点生长，策画范围和繁杂性不竭加多，Cerebrus可能帮帮策画职员更有用地达成PPA主意。”
逐日头条、业界资讯、热门资讯、八卦爆料，全天跟踪微博播报。各样爆料、黑幕、花边、资讯一扫而光。百万互联网粉丝互动出席，TechWeb官方微博希望您的合怀。
快速链接
下载
公司